# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

60-119685

(43)Date of publication of application: 27.06.1985

(51)Int.Cl.

G11C 7/00 G06F 3/14

(21)Application number: 58-226661

(71)Applicant: CASIO COMPUT CO LTD

(22)Date of filing:

30.11.1983


(72)Inventor: KASHIYAMA SHUNJI

KAWAMURA MASAO

## (54) MEMORY PRECHARGE CIRCUIT

## (57)Abstract:

PURPOSE: To prevent storage content of a video memory from being destroyed by generating a precharge signal by a switch signal of a data read/write address counter to precharge the video memory forcibly. CONSTITUTION: A flip-flop 21 in a precharge signal generating circuit reads an inputted timing signal ϕA in synchronizing with a clock pulse ϕ1, outputs it is synchronizing with a clock pulse ϕ2 and transmits an output timing signal ϕB to an address switching circuit as a switching signal. A CPU precharge signal is inputted to an AND circuit 24 and a display precharge signal is inputted to an AND circuit 26. A flip-flop circuit 23 reads a signal from the flip-flop 21 in synchronizing with the clock pulse ϕ1 and outputs it in synchronizing with the clock pulse ϕ 2. An output of an EX NOR circuit 22 is inputted to an OR circuit 27 and an output of the OR circuit 27 precharges the video memory.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

## ⑩ 日本国特許庁(JP)

① 特許出願公開

# <sup>図</sup> 公 開 特 許 公 報 (A) 昭60 − 119685

@Int.Cl.1

識別記号

庁内整理番号

❸公開 昭和60年(1985)6月27日

G 11 C 7/00 G 06 F 3/14

6549-5B

審査請求 未請求 発明の数 2 (全6頁)

60発明の名称

メモリプリチヤージ回路

②特 願 昭58-226661

❷出 願 昭58(1983)11月30日

の発明者 樫山

俊二

東京都西多摩郡羽村町栄町3丁目2番1号 カシオ計算機

株式会社羽村技術センター内

@発明者 川村 昌男

東京都西多摩郡羽村町栄町3丁目2番1号 カシオ計算機

株式会社羽村技術センター内

の出 願 人 カシオ計算機株式会社

東京都新宿区西新宿2丁目6番1号

砂代 理 人 弁理士 鈴江 武彦 外2名

明. 細

1.発明の名称

メモリブリチャージ回路

### 2. 特許請求の範囲

- (1) メモリと、このメモリを駆動する制御回路と、この制御回路の狀態変化に応じて、上記メモリを強制的にブリチャージするためのブリチャージ信号を発生するブリチャージ回号。
- (2) 上記制御回路の狀態変化は、CPUのクロック周波数の変化であることを特徴とする特許別求の範囲第(1)項記載のメモリブリチャージ回路。
- (3) メモリと、このメモリの省込みアドレスを 指定する第1のアドレス指定手段と、上記メ モリの読出しアドレスを指定する第2のアド レス指定手段と、上記第1及び第2のアドレ ス指定手段を切換えるアドレス切換回路と、 CPUからアドレス切換指令が与えられた際、 上記アドレス切換回路に切換え信号を出力す

ると共に、ブリチャージ信号を出力して上記 メモリを強制的にブリチャージする手段とを 具備したことを特徴とするメモリブリチャー シ回路。

### 3.発明の詳細な説明

(発明の技術分野)

本発明はデイスプレイ装置におけるメモリブリチャージ回路に関する。

〔従来技術とその問題点〕

パーソナルコンプユータ等の小型電子計算機に用いられるCRTデイスプレイ装置においては、一般にCPUを1チップLSI構成と辺には、と共に、ビデオメモリ(RAM)及びその出てのといった。そのにはディメモリの記憶データを別問してのの基本クロンクを分周してタイミングCPUからの基本クロンクを分周してタイミングで見ない。このタイミングCRT安示部の安示が御等を行なつている。しかして、上記ビデオメモリは、アドレスが変化する時にはメモ

りの特性上必ずブリチャージする必要がある。 CRTディスプレイ装置においては、CRT表 示画面の帰線期間を利用して、CPUによるビ デオメモリへのデータ書込みが行なわれる。従 つて、ビデオメモリに対するデータの書込みと **読出しの切換えは、予め定められているタイミ** ンクで行なわれるものであり、ブリチャージも 容易である。しかしながら、CRTの代わりに 液晶表示パネルを使用したパネル型画像表示装 置の場合には、帰譲期間がないためCPUによ るビデオメモリへのアクセスは、そのタイミン グが一定ではなく、ランダムに行なわれる。こ のため従来では、ビデオメモリに対するデータ の読出し/書込みの切換時におけるブリチャー ジが確実に行なわれず、ビデオメモリの配像内 容が破壊される皮れがあつた。

#### 〔発明の目的〕

本発明は上記の点に鑑みてなされたもので、 ビデオメモリに対する読出し/皆込み切換時に 強制的にブリチャージを行なうようにして、ビ

用カウンタ、アドレスカウンタ 1 3 b , 1 4 b は、鯢出しアドレス作成用カウンタである。ま た、上配切換回路15,16は、制御回路18 からのタイミング信号やBによつて切換え動作す るもので、タイミング信号も。が『この時はアド レスカウンタISa,Ifaを選択し、タイミ ング.信号 Ø n が 0 の時は アドレスカウンタ 13b, 1 4 b を選択する。そして、上記ビデオメモリ 12から観出されるデータは、P/S(並列/直 列)変換回路11によりシリアルピットに変換 され、ビデオ信号としてパネル表示部(図示せ ず)へ送られる。また、上配統出しアドレス作 成用カウンタ13b、14b及びP/S変換回 貼」では、創御回路18によつて動作タイミン グが制御される。上記制御部18は、第2図に 詳細を示すブリチャージ信号発生回路を備え、 CPUからコントロールパスCBを介して送ら

れてくるタイミング信号に従つてブリチャージ

信号を発生する。また、制御回路 18は、LSI

11の外部において水晶発振素子19が接続さ

デオメモリの記憶内容の破壊を確実に防止する ことができるメモリブリチャージ回路を提供す ることを目的とする。

#### 〔発明の第1実施例〕

以下図面を参照して本発明の実施例を説明す る。第1回はビデオメモリ及びその周辺回路を 1チップ化した LSI 11のプロック図である。 同図において12はビデオメモリで、データバ スDBを介してCPU(図示せず)等に接続さ れる。そして、上配CPUからはアドレスパス ABを介してLSI 11内のY方向アドレスカウ ンタ I 3 a , I 3 b 及び X 方向アドレスカウン タミィョ,110にアドレスデータが送られる。 上記アドレスカウンタ13a,13b.のカウン ト内容は、切換回路15を介してビデオメモリ 12のY方向アドレス端子へ入力され、アドレ スカウンタ14a,14bのカウント内容は、 切換回路 16を介してビデオメモリ 12の X 方 向アドレス端子へ入力される。上配アドレスカ ウンタ18a,14aは、谷込みアドレス作成

れ、アドレス用クロックパルス、シフトクロック等を発生する。上記アドレス用クロックパルスはカウンタ 1 3 b , 1 4 b ヘカウントパルスとして送られ、シフトクロックは P/S 変換回路 1 7 へ送られる。

次に上記制御回路18内に設けられるブリチャージ信号発生回路について、第2図により説明する。CPUから制御回路18には、コントロールパスCBを介して第3図に示すクラウムがクロックでは、クロックでは、CPUプリチャージ信号のディレードでは、CPUプリチャージ信号のディレードでファップ31及びイクスクルーシブスへ入力では、リチャージ信号を近けのアイレーブは、リチャージ信号を近くのアイレーブは、リテアロップ31及びイクスクルーシブスへ入力でに、カロックパルス・に同時には、クロックパルス・に同時には、クロックパルス・に同時には、カロックパルス・に同時には、カロックパルス・に同時には、カロックパルス・に同時には、カロックパルス・に同時に、カロックパルス・に同時には、カロックパルス・に同時には、カロックパルス・に同時には、カロックパルス・に同時には、カロのアリップフロップ31の出力に、おのアリップフロップ31の出力に、れている。とのフリップフロップ31の出力に、れている。としているのフリップフロップ31の出力に、れている。としているのアクイミング信号をある。としていていては、第2回には、第3回回には、第3回には、10回にはは、10回には、10回には、10回にはは、10回にはは、10回にはは、10回にはは、10回にはははは、10回にはは、10回にはははははははははははははははははははははははははははははは

デイレードフリップフロップ33、アンド回路 2 4 へ入力されると共に、インパータ 2 5 を介 してアンド回路 2 8 に入力される。上記フリッ ブフロツブ21から出力されるタイミング信号 4。は、上記したように第1凶のアドレス切換 回路 1.5 , 1 6 へ切換信号として送られる。そ して、上記アンド回路24にはCPUプリチャ - ジ信号が入力され、アンド回路 2 6 には制御 回路18内で発生する表示プリチャージ信号が 入力される。上紀アンド回路24,26の出力 信号は、オア回路27へ入力される。一方、上 記フリップフロップ23は、フリッププロップ 21からの信号をクロックパルスす。 に同期し て読込むと共に、クロックパルスす。に同期し て出力する。このフリップフロップ 2 8 の出力 はい第3図に示すタイミング信号が。 として EXノア回路2·2 へ入力される。そして、との EXノア回路22の出力は、第3図に示すタイ ミング信号onとしてオア回路27へ入力され、 このオア回路31の出力によりビデオメモリ

13のプリティージが行なわれる。

次に上記実施例の動作を説明する。ビデオメ モリ12にデータを登込む場合、CPUから送 られてくるタイミング信号 o. は、 1 信号狀態 に保持されている。このタイミング信号がは、 フリップフロップ21に読込まれ、その出力が "」" 狀態に保持される。このためアンド回路 24のゲートが開かれると共に、アドレス切換 回路16、16がアドレスカウンタ13a、 14a側に切換わる。この状態でCPUは、Y 方向アドレスカウンタISa及びX方向アドレ スカウンタ14aにアドレスパスABを介占て それぞれアドレスをセットし、続いてデータパ スDBを介してデータを出力し、ビデオメモリ 12に任意のデータを甞込む。また、CPUは データの登込みを行なう際、第4図に示すよう にアドレスが変わる無にCPUプリチャージ信 号を出力する。このCPUブリチャージ信号は、 アンド回路 2 4 及びオア回路 2 7 を介して出力 され、これによりビデオメモリ」2のブリチャ

ヤージが行なわれる。

しかして、CPUはビデオメモリ12へのデ - 夕書込みを終了すると、タイミング信号 6。 を 0 にし、表示モードに切換える。このタイ ミング信号 🔩 は簓3図に示すように クロツク パルスチェ・チェに同期してフリップフロップ 21に読込まれ、1ピット遅れて出力される。 との結果、フリップフロップ21の出力が 0 になり、アドレス切換回路 15、16がアドレ スカウンタ13b,14b餌に切換わると共に アンド回路 2 4のゲートが閉じ、さらにインバ - タ 2 5 の出力が "1" になつてアンド回路 2 6 のゲートを開く。また、上記フリップフロップ 21の 0 出力は、クロックパルス 4 .. 4 . に同 期してフリップフロップ 2 2 に読込まれ、第 3 図に示すようにタイミング借号が、 として出力 · され、EXメア回路22へ入力される。この場 合、タイミング信号 og が 0 になつてからフリ ツブフロツブ25の出力信号が がったなるま での間は、EXオア回路32の胎理条件が成立

し、その出力信号 ø D が 「T になる。この E X オ · ア回路 2 2 の出力信号 4p は、オア回路 2 7 を介 して出力され、これによりビデオメモリ12の プリチャージが行なわれる。すなわち、フリツ プフロップ21の出力信号 4m によりアドレス 切換回路 15、16の切換えが行なわれる際. ブリチャージ信号が出力されて強制的にブリチ ャージが行なわれる。そして、上記のように表 示モードに切換わると、アドレスカウンタ 18b. 14 bにより指定されるアドレスに従つてビデ オメモリ 1 2 の内容が P/S 変換回路 1.7 に読出 され、シリアルピツトに変換されてパネル表示 部へ送られる。この場合、制御回路18により ナドレスカウンタ18b。14bのカウント制 御が行なわれるが、表示画面をスクロールする 場合には、CPUによつてアドレスカウンタ, 13 b、14 b に初期ナドレスが設定される。 しかして、上記制御回路 18.は、アドレスカウ シタ13b、14bのカウント制御を行なう際、 表示プリチャージ信号を出力し、アンド回路

上記のように第1実施例においては、非何期で動作するデータ書込み用のアドレスカウンタ13 a , 1 4 b とを切換える場合、その切換信号によつてブリチャージ信号を発生し、強制的にビデオメモリ12をブリチャージするようにしているので、どのようなタイミングでアドレスの切換えが行なわれても、ビデオメモリ12の配償内容を保護することができる。

(発明の第2実施例)

合は、出力ライン az, bz から 1 信号を出力す る。そして、上配出力ライン a, ,a, ,b, ,b, から 出力される信号は、アンド回路32~35へ入 力される。また、上記アンド回路32~35に は、パルス信号発生回路86~89がそれぞれ 接続される。上記パルス信号発生回路36~ 39は、CPUからのクロックパルスす,をカ ウントし、アドレス更新時にそれぞれ異なる時 間幅のパルス信号 P.~P.を発生する。この場合、 パルス信号 P.~P.の時間 幅は、 P.<P., P.<P. の関係に設定される。そして、上配アンド回路 32,33の出力は、オア回路40を介してブ リチャージ信号 Pre 1 として出力され、アンド .回路34,35の出力はブリチャージ信号 Pre2 として出力される。そして、上記ブリチャージ 信号Prel はアドレスデコーダイ2へ送られ、 プリチャーツ信号 Pre 2 はキャラクタジエネレ ータを構成するダイナミックROM(3へ送ら れる。上記アドレスデコーダイまは、CPUか らのアドレスデョタをデコードし、ROM 4 3

次に本発明の第2実施例について説明する。 液晶表示部を駆動する表示駆動回路では、表示 用のRAMとキャラクタジエネレータ用の ROM を内蔵しているものがある。上記やヤラクタジ エネレータ用ROMは、一般にダイナミンク ROMにより構成されているが、ダイナミツク ROMの場合、ブリチャージ借号が必要である。 このプリチャージ信号は、CPUのクロックに より作られるので、CPUを取変えてクロック の周波数が変わるとパルス幅が変化し、ブリチ ャージが不確実になる。このため第2の実施例 では、CPUのクロック周波数が変わつても ROMに適しパルス幅のブリチャージ信号を選 択できるように構成している。すなわち、第5 図においてM., M.はCPUの種類に応じて設 定されるモード信号で、デコーダ31へ入力さ れる。このデコーダ31は4本の出力ライン a, , a, , b, , b, を備え、モード盾号M, が与えら れている場合は出力ライン a, , b, から 1 信号 を出力し、モード信号M。が与えられている場

のアドレスを指定する。このROM 4 3 から読出されるキャラクタデータは、レジスタ 4 4 に一時記憶され、表示部(図示せず)へ送られる。

上記の構成において、モード信号M,,M,は CPUの種類に応じて設定する。すなわち、ク ロック周波数の低いCPUの場合はモード信号 M, を指定し、クロック周波数が高いCPUの 協合はモード信号M。を指定する。今、クロツ ク 周波数の低い CPUを使用する場合において、 モード倡号M、を指定したとすれば、デコーダ 3 1 の出力ライン a1 , b, から 1 信号が出力さ れ、アンド回路32,34のゲートが開かれる。 このため第 6 図に示すように R O M 4 3 に対す るデータが更新される際に、パルス信号発生回 路36。38で発生したパルス信号 Pi,Piがそ れぞれアント回路88,84及びオア回路40, 41を介してブリチャージ信号 Pre 1, Pre 2 と して出力され、アドレスデコーダ 4 g 及び ROM 48のブリチャージが行なわれる。

また、クロック周波数の高いCPUを使用す

## . 特開昭60-119685(5)

る場合において、モード信号M。を指定した場 合は、デコーダ 3 1 の出力ライン az , bzから 1 信号が出力され、アンド回路33、35のゲー トが開かれる。このためパルス信号発生回路 36,38で発生したパルス借号Pa,P4がアン ド回路38,85及びオア回路40,41を介 してブリチャージ信号 Pre 1. Pre 2 として出力 され、アドレスデコーダイ 2 及びROMィ3の プリチャージが行なわれる。この場合、上記パ ルス信号 P. . P.は、パルス信号発生回路 3 6 . 38から出力されるパルス信号Pi,Piの時間幅 に対し、P₁<P₃, P₂<P₄の関係に設定されてい るので、CPUのクロックす。の周波数が高い 場合、パルス信号Pa.P. の時間幅はクロツク す、の周波数が低い場合のパルス個号 P₁, P₂と 略同しになる。従つて、ブリチャージ信号 Pre 1, Pre 2 は、クロック周波数の異なる C P U を使 用しても時間幅が略同じになり、アドレスデコ - ダ 4 · 2 及び B O M 4 3 のプリチャーシを確実 に行なりことができる。

上記第5図に示す実施例では、CPUに応じて2種のブリチャージ信号を選択できるようにしたが、更に多数のブリチャージ信号を発生して多種のCPUに適合できるようにしてもよい。(発明の効果)

以上述べたように本発明によれば、デイスプレイ装置において、ビデオメモリに対し、非同期で動作するデータ番込み用のアドレスカウンタとデータ説出し用のアドレスカウンタとを切換える場合、その切換借号によって、どの対象にピデオメモリの記憶内容を確実に保難することができる。

## 4.図面の簡単な説明:

第1図ないし第4図は本発明の一実施例を示すもので、第1図はビデオメモリ及びその周辺 回路を示すプロック図、第2図は第1図における制御部の要部を示す回路構成図、第3図及び

第4図は動作を説明するためのタイミングチャート、第5図は本発明の他の実施例を示す回路 構成図、第6図は同実施例の動作を説明するためのタイミングチャートである。

11… LSI、12… ビデオメモリ、13m,
14 a… Y方向アドレスカウンタ、13b,
14 b… X方向アドレスカウンタ、15,16
… アドレス切換回路、17… P/S 変換回路、
18… 制御回路、19… 水晶発振子、21,
23…フリップフロップ。

出願人代理人 弁理士 鈴 江 武 彦

